PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-083813

(43)Date of publication of application: 26.03.1996

(51)Int.CI.

H01L 21/338 H01L 29/812 H01L 23/29 H01L 23/31

(21)Application number : 06-215842

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.09.1994

(72)Inventor: NAKAYAMA OSAMU

MURAYAMA MASAKAZU NAKAMURA YUKIO


MAKAMONA TONIO

(54) HIGH-FREQUENCY SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To reduce the influence of the dielectric constant of sealing resin and to prevent the high-frequency characteristics from deteriorating without affecting passivation film in a GaAsFET which is subjected to the sealing resin.

CONSTITUTION: In a GaAsFET 10 with Ti/Al/Mo gate electrode 2 formed on GaAs substrate 1 with a recess, SiN passivation film 5 is formed on the gate electrode 2 and the surface of the surrounding GaAsFET 10, and a covering resin 7 which has a dielectric constant of 3.2 or less and fluororesin with a film thickness of $2\mu m$ or more is applied to the surface, and then sealing is made by epoxy mold resin, preventing high-frequency characteristics from deteriorating by molding rather than preventing chip characteristics from deteriorating.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-83813

(43)公開日 平成8年(1996)3月26日

(51) Int.Cl.º H 0 1 L	21/338 29/812 23/29	識別記号	庁内整理番号	FΙ					技術表示箇所
	<i>ω</i> / <i>Δ</i> 9		9171 - 4M 6921 - 4E		L 29/80 23/30			G E	3
			农销查番	未請求請:	求項の数 6	OL	(全	7 頁)	最終頁に続く
(21) 出願番号		特願平6-215842		(71) 出願	人 000006		会社		
		平成6年(1994)9	(72)発明	東京都千代田区丸の内二丁目2番3号 (72)発明者 中山 修 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内					
			(72)発明	者 村山 兵庫県	村山 雅一 兵庫県尼崎市塚口本町八丁目1番1号 三 菱電機株式会社中央研究所内				
				(72)発明		川西市			3番21号 三菱電 ·内
				(74)代理	人 弁理士	早瀬	滋一	-	


(54) 【発明の名称】 高周波半導体装置,及びその製造方法

(57) 【要約】

【目的】 封止樹脂を施したGaAsFETにおいて、 パッシベーション膜に影響を与えず、封止樹脂の誘電率 の影響を軽減でき、その高周波特性の劣化を生じないも のを得る。

【構成】 リセスを有するG a A s 基板 1 上に形成した T i / A 1 / M o ゲート電極 2 を有する G a A s F E T 1 0 において、ゲート電極 2 , 及びその周辺の該 G a A s F E T 1 0 の表面に、S i Nパッシベーション膜 5 を 成膜し、その誘電率が 3 . 2 以下で、膜厚が 2 μ m以上 のフッ素 樹脂よりなる被殺 樹脂 7 を被殺した後、エボキシ系のモールド 樹脂で封止する。

【効果】 チップの特性劣止防止ではなく、モールドすることによる、高周波特性の劣化を防止できる。



【特許請求の範囲】

【請求項1】 電界効果トランジスタをプラスチックモ ールド樹脂で封止してなる高周波半導体装置において、 上記電界効果トランジスタのゲート電極、及び該ゲート 電極の周辺の該電界効果トランジスタの表面に、酸化 膜、または窒化膜よりなるパッシベーション膜を成膜し た後に、その誘電率が3.2以下で、膜厚が2μm以上 のフッ素系樹脂を被覆してなる, 該フッ素系樹脂と上記 パッシベーション膜との2重構造を有し、上記プラスチ ックモールド樹脂で封止してなることを特徴とする高周 10 ワイヤ、104はゲートワイヤ、105はソースリー 波半導体装置。

【請求項2】 請求項1に記載の高周波半導体装置にお いて、

上記プラスチックモールド樹脂は、エポキシ系樹脂であ ることを特徴とする高周波半導体装置。

【請求項3】 請求項1. または2に記載の高周波半導 体装置において、

上記電界効果トランジスタは、リセス構造を有するもの であることを特徴とする高周波半導体装置。

【請求項4】 請求項1ないし3のいずれかに記載の高 20 周波半導体装置において、

上記電界効果トランジスタは、T型またはY型ゲート電 極を有するものであることを特徴とする高周波半導体装

【請求項5】 請求項1ないし4のいずれかに記載の高 周波半導体装置において、

該高周波半導体装置は、GaAsFETであることを特 徴とする高周波半導体装置。

【請求項6】 電界効果トランジスタをプラスチックモ において.

半導体基板上に電界効果トランジスタを構成する活性 層、ソース電極、ドレイン電極、ゲート電極をそれぞれ 形成する工程と、

上記形成された電界効果トランジスタの表面の所望の領 域に酸化膜、または窒化膜よりなるパッシベーション膜 を形成する工程と、

上記形成された電界効果トランジスタの上記半導体基板 をリードフレーム上に接着する工程と、

上記形成された各電極にワイヤをボンディングする工程 40 ٤.

上記形成されたゲート電極上、及びその周辺の電界効果 トランジスタの表面を誘電率3.2以下のフッ素樹脂系 樹脂で、該樹脂の厚さが2μmになるように被覆し、該 樹脂を硬化させる工程と、

その後、上記硬化させた上記樹脂を含む上記電界効果ト ランジスタ全体をプラスチックモールド樹脂により封止 する工程を含むことを特徴とする高周波半導体装置の製 造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は高周波半導体装置、及 びその製造方法に関し、特に衛星放送の受信コンバータ 等に使用されるGaAsFET, HEMT, MMIC等 を搭載した高周波半導体装置に関するものである。

2

[0002]

【従来の技術】図5は従来の高周波半導体装置の封止樹 脂を透視した斜視図である。図において、101はGa AsFET、102はソースワイヤ、103はドレイン ド、106はドレインリード、107はゲートリード、 108は熱硬化性エポキシ樹脂(封止樹脂)である。

【0003】図6は図5の高周波半導体装置に搭載され たGaAsFET101の断面構造を示す図である。図 において、1は表面にn型活性層6を形成したGaAs 基板であり、そのリセス深さ(DR)は1500オング ストローム、リセス幅は8000オングストロームであ る。また、2はゲート電極であり、Ti/Al/Moか らなる工型ゲートを形成しており、そのゲート長が25 00オングストローム、ゲート高さが7000オングス トローム、丁型ゲートの幹部までの高さが4000オン グストローム、T型ゲートの頭部の長さが1µmに形成 されている。3はソース電極であり、AuGeからな り、厚さは3000オングストロームである。4はドレ イン電極であり、AuGcからなり、厚さは3000オ ングストロームである。このソース、ドレイン電極問距 離は3~4μmに形成されている。5は電界効果トラン ジスタのゲート電極 2, 及び該ゲート電極 2 の周辺の電 界効果トランジスタの表面を被覆するように形成された ールド樹脂で封止してなる高周波半導体装置の製造方法 30 パッシベーション膜であり、SiN膜よりなり、100 0 オングストロームの膜厚を有するものである。該パッ シベーション膜5は、プラズマCVD膜で形成され、全 体に回り込んで付着するものである。

> 【0004】次に動作について説明する。ソース電極3 とドレイン電極4と間に電圧を加えておき、ゲート電極 2に数GHzの入力信号を加えると、ドレイン電流は変 調を受けて高周波の増幅信号として取り出される。熱硬 化性エポキシ系樹脂(封止樹脂)108はGaAsFE T101に直接接触しているため、図6のGaAsFE Tの断面図からもわかるように、該封止樹脂108はリ セスを埋め込む。該封止樹脂108が例えばエポキシ系 樹脂であると、その誘電率は4と高いため、ゲート電極 2の側面とソース電極3側のn型活性層6とで構成され るゲート・ソース間容量(Cgs)と、ゲート電極2の側 面とドレイン電極4側のn形活性層6とで構成されるゲ ート・ドレイン間容量(Cgd)は大きなものとなる。

[0005]

【発明が解決しようとする課題】上記図5、図6を用い て説明した従来の高周波半導体装置では、上記のよう

50 に、そのゲート電極2の側面とソース電極3側のn型活

性層 6 とで構成されるゲート・ソース間容量(Cgs)と、ゲート電極 2 の側面とドレイン電極 4 側の n 形活性層 6 とで構成されるゲート・ドレイン間容量(Cgd)とが大きなものとなることにより、封止樹脂を施さないGaAsFETに比べて、該封止樹脂 1 0 8 を施したGaAsFETは、その高周波特性が劣化するという問題があった。

【0006】そこで、高周波ではチップを封止樹脂により封止しないで、チップ上を中空として使用することが多いが、一方では耐湿性、及びα線遮蔽性を向上しなければならないという問題があった。

【0007】なお、特開昭63-204742号には、 GaAsFETのゲートを低誘電率材料であるポリイミ ドで被うことが示されている。しかるに、これは高周波 の場合、チップの表面にSiO2,あるいはSiNをパ ッシベーション膜として形成しているが、これは耐湿 性、及びα線遮蔽性をよくするためのもので、厚く積め ば上記特性は良くなるが、該SiO2, またはSiNの 誘電率が5~8と大きいことにより、上記容量(Cgs, Cgd) が大きくなり、チップの髙周波特性が低下してし まうという問題があった。この問題に鑑みて、上記パッ シベーション膜の所望の領域だけに、SiO2, SiN に代えて低誘電率絶縁膜としてポリイミドを使用した膜 を形成しているものである。即ち、この先行技術は、通 常配線の上に必ず設けられるSiO2,あるいはSiN よりなるパッシベーション膜に代えて低誘電率絶縁膜で あるボリイミドを部分的に入れた構造としているもので ある。また、従来、特開昭63-213372号には、 FETのT型ゲート容量低減のため、ゲートー基板間に ポリイミド膜を設けることが記載されている。

【0008】これらの先行技術は、上記容量(Cgs, Cgd)を小さくするため基板に直接ポリイミドよりなる低誘電率の樹脂を使用している。より低誘電率であるフッ素系樹脂を使用することでさらに低容量化が行えると思われるが、該フッ素系樹脂は基板との親和力が悪いという問題があった。

【0009】この発明は、上記のような従来の問題点に鑑みてなされたもので、封止樹脂によりチップを封止する場合において、バッシベーション膜の機能を損なうことなく、さらに封止によってその高周波特性の劣化を生ずることのないよう、より低誘電率であるフッ素系樹脂を用いて、素子の高周波特性劣化防止効果の大きい高周波半導体装置、及びその製造方法を提供することを目的としている。

【0010】なお、特開平5-198502号には、半 導体素子の表面保護膜としてフッ素含有ポリイミド保護 膜を用いる際に、該フッ素樹脂を精度良く形成すること を含む半導体の製造方法が示されており、特開平5-7 2736号には、半導体素子表面への含フッ素系ポリイ ミド樹脂膜パターンの製造法が示されている。 [0011]

【課題を解決するための手段】この発明にかかる高周波 半導体装置は、電界効果トランジスタをプラスチックモ ールド樹脂で封止してなる高周波半導体装置において、 上記電界効果トランジスタのゲート電極,及び該ゲート 電極の周辺の該電界効果トランジスタの表面に、酸化 膜,または窓化膜よりなるパッシベーション膜を成膜し た後に、その誘電率が3.2以下で,膜厚が2μm以上 のフッ素系樹脂を被覆してなる,該フッ素系樹脂と上記 パッシベーション膜との2重構造を有し、上記プラスチ ックモールド樹脂で封止してなるものである。

4.

【0012】またこの発明は、上記高周波半導体装置において、上記プラスチックモールド樹脂は、エボキシ系樹脂であるものである。またこの発明は、上記高周波半導体装置において、上記電界効果トランジスタは、リセス構造を有するものである。

【0013】またこの発明は、上記商周波半導体装置において、上記電界効果トランジスクは、T型またはY型ゲート電極を有するものである。またこの発明は、上記高周波半導体装置において、該高周波半導体装置は、GaAsFETであるものである。

【0014】この発明にかかる高周波半導体装置の製造 方法は、電界効果トランジスタをプラスチックモールド 樹脂で封止してなる高周波半導体装置の製造方法におい て、半導体基板上に電界効果トランジスタを構成する活 性層、ソース電極、ドレイン電極、ゲート電極をそれぞ れ形成する工程と、上記形成された電界効果トランジス 夕の表面の所望の領域に酸化膜、または変化膜よりなる パッシベーション膜を形成する工程と、上記形成された 30 電界効果トランジスタの上記半導体基板をリードフレー ム上に接着する工程と、上記形成された各電極にワイヤ をボンディングする工程と、上記形成されたゲート電極 上,及びその周辺の電界効果トランジスタの表面を誘電 率3.2以下のフッ素樹脂系樹脂で、該樹脂の厚さが2 μmになるように被覆し、該樹脂を硬化させる工程と、 その後、上紀硬化させた上記樹脂を含む上記電界効果ト ランジスタ全体をプラスチックモールド樹脂により封止 する工程を含むものである。

[0015]

40 【作用】この発明にかかる高周波半導体装置においては、電界効果トランジスタをプラスチックモールド樹脂で封止してなる高周波半導体装置において、上記電界効果トランジスタのゲート電極、及び該ゲート電極の周辺の該電界効果トランジスタの表面に、酸化膜、または窒化膜よりなるパッシベーション膜を成膜した後に、その誘電率が3.2以下で、膜厚が2μm以上のフッ素系樹脂を被覆してなる、該フッ素系樹脂と上記パッシベーション膜との2重構造を有し、上記プラスチックモールド樹脂で封止してなるので、パッシベーションの機能を損50 なうこと無く、従来用いられていたポリイミドよりさら

に誘電率の低いフッ素系樹脂を使用することができ、封 止樹脂の誘電率の影響を軽減することができる。

【0016】またこの発明においては、上記髙周波半導 体装置において、上記プラスチックモールド樹脂は、エ ボキシ系樹脂であるので、上記効果を奏するものを構成 できる。

【0017】またこの発明においては、上記高周波半導 体装置において、上記電界効果トランジスタは、リセス 構造を有するので、リセス構造を有する電界効果トラン ジスタにおいて、上記の効果が得られる。

【0018】またこの発明においては、上記高周波半導 体装置において、上記電界効果トランジスタは、工型ま たはY型ゲート電極を有するので、該T型またはY型ゲ ート電極を有する電界効果トランジスタにおいて、上記 の効果が得られる。

【0019】またこの発明においては、上記高周波半導 体装置において、該高周波半導体装置は、GAASFE Tであるので、GaAsFETにおいて、上記の効果が 得られる。

【0020】この発明にかかる高周波半導体装置の製造 20 脂の特性を示す領域、E、Fは該エボキシ系樹脂に対 方法においては、電界効果トランジスタをプラスチック モールド樹脂で封止してなる高周波半導体装置の製造方 法において、半導体基板上に電界効果トランジスタを構 成する活性層、ソース電極、ドレイン電極、ゲート電極 をそれぞれ形成する工程と、上記形成された電界効果ト ランジスタの表面の所望の領域に酸化膜、または窒化膜 よりなるパッシベーション膜を形成する工程と、上記形 成された電界効果トランジスタの上記半導体基板をリー ドフレーム上に接着する工程と、上記形成された各電極 にワイヤをボンディングする工程と、上記形成されたゲ ート電極上, 及びその周辺の電界効果トランジスタの表 面を誘電率3.2以下のフッ素樹脂系樹脂で、該樹脂の 厚さが2μmになるように被覆し、該樹脂を硬化させる 工程と、その後、上記硬化させた上記樹脂を含む上記電 界効果トランジスタ全体をプラスチックモールド樹脂に より封止する工程を含むので、パッシベーションの機能 を損なうこと無く、従来用いられていたポリイミドより さらに誘電率の低いフッ素系樹脂を使用することがで き、封止樹脂の誘電率の影響を軽減することができる。

[0021]

【実施例】

実施例1. 図1はこの発明の第1の実施例によるGaA sFETについて、その断面構造を図示したものであ る。図1において、1は表面にn型活性層6を形成した GaAs基板であり、そのリセス深さ(DR)は150 0オングストローム、リセス幅は8000オングストロ ームである。また、2はゲート電極であり、Ti/A1 **/Moからなり前述した従来例と同様に形成される。3** はソース電極であり、AuGeからなり、厚さは300 0オングストロームである。 4はドレイン電極であり、

AuGeからなり、厚さは3000オングストロームで ある。5は該GaAsFET100のゲート電極2,及 び該ゲート電極2の周辺の該GaAsFET10の表面 を被覆するように形成されたパッシベーション膜であ

り、SiN膜よりなり、1000オングストロームの膜 厚を有するものである。7は、誘電率が2.0のフッ素 系樹脂からなる被覆樹脂である。

6

【0022】図3(b) は、図3(a) のように、GaAs FET10の表面に、被覆樹脂 7 として、フッ素系樹脂 10 を、あるいはこれに代えて、エポキシ系樹脂,シリコン 系樹脂を塗布し、約200° Cでキュアすることにより 作製し、そのGaAsFET10金体をモールド樹脂1 5により封止 (モールド) したGaAsFETの試作品 について、そのGaAsFETの特性として、利得を測 定した結果を示す図である。

【0023】図3(b) において、Aはフッ素系樹脂の特 性を示す領域、Bはポリイミドの特性を示す領域、Cは モールド樹脂として使われるシリコン系樹脂の特性を示 す領域、Dはモールド樹脂として使われるエポキシ系樹 し、フィラーの材料と添加量を変えることによりその誘 電率を変えた場合の特性を示す点である。

【0024】フッ素系樹脂A、シリコン系樹脂C、エポ キシ系樹脂Dの誘電率は、それぞれ2,3.2,4であ り、エポキシ系樹脂については、フィラーとしてリン酸 水素ナトリウムを使うことにより、その誘電率 5~6 (E, F) を得ている。上記試作品における、被覆樹脂 7については、その厚さ(図1中のh)は、充分厚く, 約50μmとしている。

【0025】図3(b) のグラフより、被覆膜の誘電率が 3.2 を越えると、GaAsFETの利得は低下してい る。これは被覆膜の誘電率の増大に伴って、GaAsF ETのゲート・ソース容量 (Cgs), ゲート・ドレイン 容量(Cgd)が増大したことにより、その結果として、 GaAsFETの高周波特性が劣化したものと考えられ

【0026】図4は、上記被殺剤としてフッ素系樹脂を 使用した場合について、フッ素系樹脂の膜厚hを変えた 試作品について、GaAsFET10の利得を測定した 40 結果を示している。この図では、膜厚が2μmより小さ くなると利得は低下しており、充分な効果を発揮するに は膜厚が 2 μ m以上必要であることがわかる。

【0027】このように本実施例1は、GaAsFET において、該FETのゲート電概2, 及び該ゲート電極 の周辺のGaAsFET10の表面を、SiO,又はS iNよりなるパッシベーション膜5と、フッ素系樹脂よ りなる被覆樹脂でとの2重層構造とした後、エポキシ系 樹脂によるモールド樹脂15で樹脂封止するようにした ので、樹脂封止することによる高周波特性の劣化を防止 50 することができるものである。特に、チップ表面を、パ ッシベーション膜5とフッ素系樹脂7との2重層構造としたので、パッシベーション機能に影響を与えることなく、G a A s 基板との親和性が小さいフッ素系樹脂を低誘電率の被覆樹脂として利用することができ、該被覆樹脂7として、その誘電率が3、2以下、その厚さが2μm以上のフッ素樹脂を用いたので、リセス構造を有し、またはT型(Y型)ゲート構造を有するG a A s F E T において、上述のように、封止することによる高周波特性劣化を防止することができる高周波半導体装置を得る

ことができるものである。

【0028】実施例2.図2(a)~(e)はこの発明の第2の実施例による、高周波半導体装置の製造工程を、断面図により示したものである。次に、本実施例2の製造方法について説明する。上記従来例と同様の方法により、図2(a)に示すように、酸化膜、または窒化膜よりなるパッシベーション膜5をつけた状態まで完成する。【0029】次に、図2(b)に示すように、リードフレーム11上に半田12で上記GaAsFETチップ10をグイボンディングする。次に、図2(c)に示すように、上記GaAsFETチップ10のソース電極3,ド20レイン電極4を、それぞれ金ワイヤ13でリードフレーム11と接続する。

【0030】次に、図2(d) に示すように、フッ素系樹脂よりなる被覆樹脂7をディスペンサ14等によりゲート電極2上,及びその周辺の該FET表面に塗布した後、高温でキュアし、該被覆樹脂7を硬化させる。これにより、ゲート電極2と半導体基板1間の隙間が該被覆樹脂7により埋まる。ここで、該金ワイヤ13に該樹脂7が付着しても問題はないものである。最後に、図2(e) に示すように、熱硬化性エポキシ樹脂よりなるモー 30ルド樹脂15で全体を封止(モールド)する。

【0031】このような本発明の第2の実施例によれ ば、上記実施例1で説明したように、GaAsFETに おいて、そのゲート電極、及びその周辺のGaAsFE Tの表面を、SiO, 又はSiNのパッシベーション膜 5と、フッ索系樹脂よりなる被覆樹脂7との2重構造に より被覆した後、モールド樹脂15で封止してなるの で、樹脂對止することによる高周波特性の劣化を防止す ることができるものである。特に、チップ表面を、パッ シベーション膜5と、フッ素系樹脂よりなる被覆樹脂7 との2重層構造としたので、バッシベーション機能に影 響を与えることなく、GaAs基板との親和性が小さい フッ素系樹脂を低誘電率の被覆樹脂として利用すること ができ、該被覆樹脂7として、その誘電率が3.2以 下、その厚さが 2 μ m以上のフッ素樹脂を用いたので、 リセス構造を有し、または丁型(Y型)ゲート構造を有 するGaAsFET, あるいはGaAsICにおいて、 上述のように、封止することによる高周波特性劣化を防 止することができる高周波半導体装置を容易に製造する ことができる効果がある。

【0032】なお、本実施例2では、上記フッ素樹脂の 塗布を、ウエハプロセス後、ポッティングにより行った が、これはウエハプロセス中に、スピンコートによりお こなってもよく、この場合には、該フッ素樹脂の側面は 写真製版に精度良く形成でき、上記図2(c) の金ワイヤ

13の電極3, 4上のボンディング部と、上記フッ素樹

8

【0033】また以上の実施例では、高周波半導体装置 に搭載された半導体素子としては、GaAsFETであ 10 る場合を例に挙げて説明したが、これはHEMT、MM 1 Cなどの素子であってもよく、同様の効果を奏することはいうまでもない。

脂の側面とが接触することを無くすこともできる。

[0034]

【発明の効果】以上のようにこの発明にかかる高周波半導体装置によれば、樹脂で封止してなる高周波半導体装置において、電界効果トランジスタのゲート電極,及び該ゲート電極の周辺の表面に、パッシベーション膜を成膜した後に、その誘電率が3.2以下で,膜厚が2μm以上のフッ素系樹脂を被覆してなる,該フッ素系樹脂と上記パッシベーション膜との2重構造を有し、これをモールド樹脂で封止してなるので、モールド樹脂による封止を施した高周波半導体装置においても、パッシベーションの機能を損なうこと無く、従来用いられていたポリイミドよりさらに誘電率の低いフッ素系樹脂を使用することができ、封止樹脂の誘電率の影響を軽減することができ、高周波特性の劣化を防止できる効果がある。

【0035】またこの発明によれば、上記高周波半導体 装置において、上記モールド樹脂は、エポキシ系樹脂で あるので、上記効果を姿するものを構成できる。

【0036】またこの発明によれば、上記高周波半導体装置において、上記電界効果トランジスタは、リセス構造を有する電界効果トランジスタにおいて、上記の効果を奏するものを構成できる。 【0037】またこの発明によれば、上記高周波半導体装置において、上記電界効果トランジスタは、丁型またはY型ゲート電極を有するので、該丁型またはY型ゲート電極を有する電界効果トランジスタにおいて、上記の効果を奏するものを構成できる。

【0038】またこの発明によれば、上記高周波半導体 装置において、該高周波半導体装置は、GaAsFET であるので、GaAsFETにおいて、上記の効果が得 られる。

【0039】この発明にかかる高周波半導体装置の製造 方法によれば、電界効果トランジスタをプラスチックモ ールド樹脂で封止してなる高周波半導体装置の製造方法 において、半導体基板上に電界効果トランジスタを構成 する活性層、ソース電極、ドレイン電極、ゲート電極を それぞれ形成する工程と、上記形成された電界効果トラ ンジスタの表面の所望の領域に酸化膜、または窒化膜よ 50 りなるパッシベーション膜を形成する工程と、上記形成 された電界効果トランジスタの上記半導体基板をリードフレーム上に接着する工程と、上記形成された各電極にワイヤをボンディングする工程と、上記形成された各電極にワイヤをボンディングする工程と、上記形成されたが一ト電極上、及びその周辺の電界効果トランジスタの表面を誘電率3.2以下のフッ素樹脂系樹脂で、該樹脂の厚さが2μmになるように被殺し、該樹脂を硬化させる工程と、その後、上記硬化させた上記樹脂を含む上記電界効果トランジスタ全体をプラスチックモールド樹脂により対止する工程を含むので、パッシベーションの機能を損なうこと無く、従来用いられていたポリイミドよりさらに誘電率の低いフッ素系樹脂を使用することができ、対止樹脂の誘電率の影響を軽減することができ、モールド樹脂による対止を施した高周波半導体装置においても、高周波特性の劣化を防止することができる高周波半

【図面の簡単な説明】

導体装置を製造できる効果がある。

【図1】 この発明の第1の実施例によるGaAsFETの断面図。

【図2】 この発明の第2の実施例による高周波半導体 装置の製造工程を示す断面図。 【図3】 この発明の実施例1における試作品の断面図 (図3(a)),及び各被覆樹脂の誘電率と、その被覆樹脂を用いた際のFETの利得との関係を示す図。

10

【図4】 この発明の実施例1における,フッ素系樹脂の膜厚と、GaAsFETの利得との関係を示す図。


【図5】 従来の高周波半導体装置の, 封止樹脂を透視 した状態の斜視図。

【図6】 従来のGaAsFETを示す断面構造図。 【符号の説明】

0 1 表面に n 形活性層を形成した G a A s 基板、 2 ゲート電極、 3 ソース電極、 4 ドレイン電極、 5 パッシベーション膜、 7 被覆樹脂(フッ素系樹脂)、 1 O G a A s 基板、 1 1 リードフレーム、 1 2 半田、 1 3 ワイヤ、 1 4 ディスペンサ、 1 5 モールド樹脂(エポキシ樹脂)、 1 O 1 G a A s F E T、 1 O 2 ソースワイヤ、 1 O 3 ドレインワイヤ、 1 O 4 ゲートワイヤ、 1 O 5 ソースリード、 1 O 6 ドレインリード、 1 O 7 ゲートリード、 1 O 8 熱硬化性エポキシ系樹脂。


20


[図1]




【図4】
10.5
10.0
9.5
9.0
0 2 4 6 8 10 12
フッ案系対比の原便 (h)

【図2】







【図5】

101: GaAsFET 102: ソースワイヤ 103: ドレインワイヤ 104: ゲートワイヤ 105: ソースリード 106: ドレインリード 107: ゲートリード 108: 熱硬化性エポキシ系樹脂

3~4μm 1μm 2 3 DD 3 DD 4 DD 2500A 8000A

> 2:ゲート電極 3:ソース電極 4:ドレイン電極 5:パッシベーション設

フロントページの続き

(51) Int. Cl. ⁶

識別記号

庁內整理番号

FΙ

技術表示箇所

H O 1 L 23/31

6921 - 4E

H O 1 L 23/30

D

9171 - 4M

29/80

G